// Topsy Retweet Button for Web Sites
ホーム > Opteron > | カテゴリー別 | APU | AM1 | AM3+ | SB | SBE | Haswell | Ivy Bridge | Opteron | GPU | HDD | SSD | TS | その他 | リンク集 | サイトについて |

2007年09月16日

AMDは3コア CPUを計画中?

AMDは先日クアッドコアOpteronを正式に発表しましたが、4コア、2コア以外に3コア(トライコア?)の準備を進めているようです。

AMD prepares three-core processors - INQ

3コアのCPUは4コアCPUの1コア分を切り離して作られますが、例えば4コアだとTDP的に厳しい場合は3コアを使うなど、1~4コアをラインアップすることで市場のニーズに柔軟に対応することを目的にしているようです。

当然4コアの選別落ちを有効に活用するための対策でもあるんでしょうが、MCM(マルチチップモジュール)でクアッドコアを提供しているINTELには3コアの対応が難しいので、AMDにしかないということで差別化要素にはなるんでしょう。

ちなみに現状のXeon 5000系の同クロックのクアッドとデュアルコアCPU価格を並べたのが以下ですが、あまり価格差がないんですよね^^;

- Xeon 2.66G : クアッド E5355-96,914円、デュアル 5150-87,880円
- Xeon 2.33G : クアッド E5345-61,179円、デュアル 5140-59,479円
- Xeon 2.00G : クアッド E5335-44,380円、デュアル 5130-39,579円
- Xeon 1.86G : クアッド E5320-35,479円、デュアル 5120-34,880円
------------------------------------------------------------------
- Core2 3.00G : クアッド QX6850-124,949円、デュアル E6850-33,460円
- Core2 2.40G : クアッド Q6600-32,960円、デュアル E6600-27,680円
------------------------------------------------------------------

Xeonの例では4コアと2コアは余り価格差がありませんでしたので、4-3-2コアの価格差も微妙な金額になりそう。モデルナンバーも複雑になりそうです。

オクタコア時代になると、7コア、6コア、5コアというバリエーションも出てくるかもしれませんね^^;

通販情報
[AM2 新価格]:ドスパラFAITHTWOTOPクレバリーTSUKUMOSOFMAP
[BTO可能なPC] :TSUKUMOドスパラSYCOMFAITHTWOTOPクレバリー
[クアッドコアQ6600で作るBTO PC] : ドスパラTSUKUMO



Posted by nueda at 2007年09月16日 02:39 JST | トラックバック | ホームに戻る
コメント

不良率によっては、4コアだけど良品のコアだけイネーブルしたCPUもありですよね。将来、8コア、16コアと増えていった時、メーカとしては考えるでしょう。
ソニーのPS3に使っているCPU(CELL)も、SPEを8個内蔵していますが7個しか使えないようにしてますし、それによってCPUとしての不良率を下げているようです。

Posted by: SAT at 2007年09月16日 10:54

うーん4コアがダメだけど2コアではだめで3コアが絶対いる状況ってそんなにあるのかな?
ラインナップが増えると、当然在庫の数も増えるでしょうから
必要な時に必要なだけ必ず供給できることが条件になるかも?


でも3+3はあり得そうだけど2+3とか3+4とかできるのかな?

Posted by: 白い雪 at 2007年09月16日 18:35

オタクコアに見えました・・orz
それはそれでどんなコアか見てみたい気がします。

Posted by: 通りすがり at 2007年09月16日 18:59

4コアのうち1コア死んでる在庫を2コアで出すより3コアのほうが高く売れるからでは?

INTELではできない芸当ですが。

Posted by: nao at 2007年09月16日 23:33

うーん・・・3コアオプテロンて4コアになれないのから作るのですよね。後半になって歩留りが上がってきたときに、TDPやその他の問題から3コアでないとダメって人がたくさんいたら、正常な4コアを殺して3コアにするのかな?
数が少ないから4コアよりプレミアムついて高くなったりして(ないかそれは・・・)

それともCPUってそんなに不良が多いのかな?


Posted by: 白い雪 at 2007年09月17日 01:35

成功確立100%の製造業があったらどんだけ価格が低いんだろうとか一瞬思ってしまった。
AMDの開発リソースでは1コア不良が多いのかなぁ。
使えるだけまだいいかって気もするけどw

Posted by: dop at 2007年09月17日 03:06

そういうタイプの不良には開発リソースは
あまり関係ないですね。
ほぼ製造工程とダイサイズのみで決まる話です。
Barcelonaのダイサイズは283mmもありますから。
対してKentsfieldは143mmを2個組み合わせて286mm。
Yield(良品率)はCPUなどではせいぜい頑張って
70%-80%とどっかで聞いた事あるから、
Kentsfieldのダイ1個でそんなものなら
Barcelonaのそれは多分50%を切ってると推測できます。
まあ、不良の主たる原因が生産工程にまぎれた
(ごく微細な)ゴミでありそれにやられる確率が
どの工場でも均等に面積に比例して起きると言う
仮定が正しければの話ですが。

Posted by: ケンジ at 2007年09月17日 04:35

ほほー、面白いですねw
コアが増えてくるとそれに見合うメモリが必要になりますし、3コアを安く出してくれるんならそこそこ安価なメモリのデュアルチャネルでもそんなにソンした気にならないのでいいかもしれませんねー。現状クアッドはちょっとメモリにコストかけないとパフォーマンス的には損した気分になるので現実に出てくるならちょっと欲しいですね。きっと安いw

PhenomはFPUも良くなっているそうなのでソフトシンセ使いには有難いです。こうなるとあとのボトルネックはHDD(´Д`;)

Posted by: みなみ at 2007年09月17日 07:42

AMDの90nmプロセスに関して言えば、導入当初は当然別ですが、枯れてきた頃にはダイサイズの大きなX2でさえ歩留まりが90%を軽く超えていると言われてましたけどねえ。
その辺はIntelも似たようなもんでしょうし、65nmもそろそろ安定して来てるんじゃないですかね。
さすがに50%以下ってことはないと思いますけど。

Posted by: うううう at 2007年09月17日 16:06

AMDはとにかく動作クロックの高い製品の投入が望まれてますから、プロセスが安定してきたマージンは動作クロックに持って行かれるかと思います。
なのでウェハあたりの収益を増やすっていう点ではこういう手段もアリなのかも。つらいけどがんばれAMD。

Posted by: aurum at 2007年09月18日 10:36

インプレスのPC Watchの記事で 「米AMDは17日(現地時間)、
次期デスクトップ向けCPU「Phenom」(フェノム)について、
トリプルコア製品のロードマップへの追加を発表した。」
と書いてますね、期待したいです。

Posted by: Labi at 2007年09月18日 17:24

ううううさん、遅レスですが確かに不確かな情報を元に
Yield(歩留まり)を推測してしまいました。
しかも計算を間違ってるしw(80%x80%なら64%は行く) 。
90nmプロセスのデュアルコアOpteron(or Athlon64x2)で
Yieldが90%行くのなら60nmプロセスのBarcelonaも
同じくらいのダイサイズに納まって同じくらいのYieldまで行けそうですもんね。
ところがデュアルコアOpteronのダイサイズは199mmしか無かった
のに対してBarcelonaのダイサイズは283mmにも膨れている。
多分L3キャッシュが面積を取ったのでしょう。
そして今日の後藤弘茂さんの記事によればNehalemのダイサイズは
45nmプロセスにも関わらず270mmもある。
これがYieldにどう響くか、興味深いところです。
例えばBarcelonaの場合、OpteronのYieldが90%だったとしたら
0.9(90%)^(283/199)=0.86で約86%と言う計算になります。
やはりYieldを引き下げてる主因がコンタミ(微細なゴミ)だと仮定しての話ですが。
プロセスが縮小してよりコンタミネーション管理がより厳しくなった
(より小さいゴミにも影響を受けやすくなった)点はこの際無視するとしても。

Posted by: ケンジ at 2007年09月21日 01:10

歩留まりとダイサイズとの関係にある程度の法則性が
成り立つのは確かですが、それよりもプロセスの
成熟度の影響の方がずっと大きいです。

従って、Barcelonaでコア数による歩留まりの差を
推測することは可能ですが、プロセス世代と成熟度の
異なる製品の間で比較しても有意な結果は得られません。

また、現在の半導体工程におけるクリーン管理は
異物が付着する確立がウエハ数枚に対して1個あるか
どうか、というレベルなので、異物付着による不良の
割合は低いです。

歩留まりに影響するのは数十に及ぶ工程による各トランジスタ
のばらつきです。

Posted by: 通りすがられ at 2007年09月21日 07:36
コメントする
(書込時に「、」か「。」が必要です。内容によっては削除しますので、ご了承ください)









名前、アドレスを登録しますか?