PINUPS - 上田新聞 blog版

次期Athlon64とOpteronに追加されるSSE3命令

現在発売中の90nmのWinchesterコアではSSE3の追加が見送られたが、次期Athlon64とOpteronに追加されるSSE3のAMDのドキュメント資料が掲載されている。

・ A64 processor had determined joins SSE3 - GZeasy

"Software Optimaization Guide for AMD Athlon 64 and AMD Opteron Processors (Rev.3.05、November 2004)"によると、Athlon64とOpteronが採用するSSE3の命令数は以下の11個のようだ。ハイパースレッディングの関係するMONITOR、MWAIT以外はすべて対応していることになる。

- ADDSUBPD
- ADDSUBPS
- FISTTP
- HADDPD
- HADDPS
- HSUBPD
- HSUBPS
- LDDQU
- MOVDDUP
- MOVSHDUP
- MOVSLDUP

これで少なくとも TMPGEnc 3.0 XPress はAthlon環境でも少しは速くなりそうだ。(HTには未対応だけど)

SSE3を実装した新コア(Rev.E)は来年の第2四半期といわれているが、「AMD、2005年前半にSSE3対応Athlon 64を出荷へ - Expertspc.com」にも2005年前半とある。AMD CPU ロードマップによると、新コアのコードネームは、"San Diego"(FX)、 "Venice"(A64)、 "Palermo"(Sempron 90nm)となる。

SSE3の命令については以下に簡単に書かれているので、参考に。
→ いよいよプレスコット登場(PART2)！ SSE3の神髄に世界で初めて触れる！ - Akiba2GO!